基于CPLD的简易数字频率计的设计

摘要：

CPLD器件的出现给现代电子设计带来了极大的方便和灵活性,使复杂的数字电子系统设计变为芯片级设计,同时还可以很方便地对设计进行在线修改.首先介绍了频率计的测频原理,然后利用CPLD芯片进行测频计数,从而实现了简易数字频率计的设计.此频率计的设计采用基于VHDL的“Top-Down”(自上而下)的设计方法,从系统总体要求出发,自上而下地逐步将设计内容细化,最后完成系统硬件的整体设计.所设计的电路在GW48系列SoPC/EDA实验箱上通过硬件仿真,下栽到目标器件上运行,能够满足实际测量频率的要求.

关键词：CPLD、VHDL、频率计、设计

所属期刊栏目：34

分类号：TN409-34(微电子学、集成电路（IC）)

在线出版日期：2012-02-21（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：183-186