一种基于时序逻辑电路的延时开关设计

摘要：

时序逻辑电路设计是《数字电子技术》课程中一个难度大、综合性高的部分,它综合了组合逻辑电路和时序逻辑电路的内容.在进行状态机设计时,随着输入逻辑变量的增加,状态数目将呈指数倍急剧增加,这会使整个设计变得复杂且容易出错.以一个延时开关控制器的设计为例,提出了一种状态机输入变量简化的方法,降低了设计过程的复杂程度.

关键词：时序逻辑电路、延时开关、状态机化简、D触发器

所属期刊栏目：34

分类号：TN79-34(基本电子电路)

资助基金：山西省教学研究项目:电子技术教学内容的整合与实验中心管理模式的改革晋教高[2005]19号

在线出版日期：2011-12-23（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：177-178,182