基于FPGA的Viterbi算法改进及其实现

摘要：

为了在不改变译码效果的条件下,达到提高译码器的译码速度的目的,对传统的Viterbi算法的实现方法提出了两点改进:简化分支度量计算和复用加比选单元分组.FPGA实现以后显示,在获得同等译码性能的条件下,新的实现结构比改进前仅仅多耗费了可以忽略的资源,却可以达到接近原结构3倍的吞吐量和接近2倍的最大系统工作频率.

关键词：Viterbi、改进、吞吐量、最大工作频率

所属期刊栏目：34

分类号：TN957.52-34

资助基金：国家重大科技专项2009ZX03006-003;国家重大科技专项2009ZX03006-004

在线出版日期：2011-12-23（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：82-84