基于Cadence_Allegro的高速PCB设计信号完整性分析与仿真

摘要：

信号完整性问题已成为当今高速PCB设计的一大挑战,传统的设计方法无法实现较高的一次设计成功率,急需基于EDA软件进行SI仿真辅助设计的方法以解决此问题.在此主要研究了常见反射、串扰、时序等信号完整性问题的基础理论及解决方法,并基于IBIS模型,采用Cadence_Allegro软件的Specctraquest和Sigxp组件工具对设计的高速14位ADC/DAC应用系统实例进行了SI仿真与分析,验证了常见SI问题解决方法的正确性.

关键词：高速PCB设计、信号完整性、反射、串扰、时序、SI分析及仿真

所属期刊栏目：34

分类号：TN919-34

资助基金：国家"863"计划资助项目:《高速14位A/D、D/A转换器关键技术研究与芯片开发》之ADC/DAC验证演示平台设计2009AA01Z259

在线出版日期：2011-08-25（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：169-171,178