优化FIR数字滤波器的FPGA实现

摘要：

基于提高速度和减少面积的理念,对传统的FIR数字滤波器进行改良.考虑到FPGA的实现特点,研究并设计了采用Radix-2的Booth算法乘法器以及结合了CSA加法器和树型结构的快速加法器,并成功应用于FIR数字滤波器的设计中.滤波器的系数由Matlab设计产生.仿真和综合结果表明,Booth算法乘法嚣和CSA算法加法器树,在满足FIR数字滤波器的性能要求的同时,在电路实现面积上、尤其是速度上有明显的优化;并且当数据量越多时,优化也越明显.

关键词：Matlab、Booth算法、CSA算法、ISE

所属期刊栏目：34

分类号：TN919-34

资助基金：福建省科技厅重点项目2008I0019;福建省自然基金项目2009J01285;福州市科技项目2010-G-102

在线出版日期：2011-06-23（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：151-153