信号上升或下降时间对高速电路信号完整性影响的研究

摘要：

为了研究信号上升或下降时间对信号完整性的影响,从理论上分析论证了信号上升或下降时间是造成反射,串扰,同步开关噪声及电磁干扰等信号完整性问题的根本原因.利用Cadence公司的SigXplorer仿真软件建立相应的拓扑电路,通过对IBIS模型信号上升时间参数进行修改,分别在不同信号上升时间和信号频率下进行仿真.通过对仿真结果的对比分析,验证了理论分析的正确性.提出了信号上升或下降时问是造成信号完整性问题的根本原因的观点,纠正了从信号频率上分析信号完整性问题的误区.

关键词：高速电路、信号完整性、信号上升时间、IBIS、SigXplorer

所属期刊栏目：34

分类号：TN11-34(真空电子技术)

在线出版日期：2011-06-23（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：69-73,77