基于FPGA高速并行采样技术的研究

摘要：

介绍一种基于四通道ADC的高速交错采样设计方法以及在FPGA平台上的实现.着重阐述四通道高速采样时钟的设计与实现、高速数据的同步接收以及采样数据的校正算法.实验及仿真结果表明,同步数据采集的结构设计和预处理算法,能良好抑制并行ADC输出信号因相位偏移、时钟抖动等造成的失配误差.

关键词：交错采样、高速采样时钟、同步接收、信号处理

所属期刊栏目：34

分类号：TN911-34

在线出版日期：2011-06-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：180-182