一种低压高线性CMOS模拟乘法器设计

摘要：

提出了一种新颖的CMOS四象限模拟乘法器电路,该乘法器基于交叉耦合平方电路结构,并采用减法电路来实现.它采用0.18 μm CMOS工艺,使用HSPICE软件仿真.仿真结果显示,该乘法器电路在1.8 V的电源电压下工作时,静态功耗可低至80μw,其线性输入范围达到±0.3 V,-3 dB带宽可达到1 GHz,而且与先前低电压乘法器电路相比,在同样的功耗和电源电压下,具有更好的线性度.

关键词：CMOS模拟乘法器、低压、高线性、减法电路

所属期刊栏目：34

分类号：TN919-34

资助基金：2007年姑苏创新创业领军人才项目ZXG0719

在线出版日期：2011-06-14（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：139-141,144