根升余弦脉冲成形滤波器FPGA实现

摘要：

提出了基于电路分割技术实现通信系统发送端根升余弦波形成形滤波器查表法的FPGA结构,节省了ROM单元,讨论了其ROM初始化时形波数据的组织方法,完成了该结构的VHDL实现,给出了该设计在Modelsim环境下的时序仿真结果.通过对仿真结果分析,表明所述的设计方法是可行的.该设计方案不随波形样本数目的增多而使电路系统变得更为复杂,它所实现的成形滤波器满足于高速成形的应用需求.

关键词：根升余弦、成形滤波器、查找表、FPGA

所属期刊栏目：34

分类号：TN391.9-34(半导体技术)

资助基金：陕西省自动化重点实验室基金08JZ18;陕西省教育厅自然科学研究基金08JK254

在线出版日期：2011-05-30（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：23-25,28