基于多数决定逻辑非门的低功耗全加器设计

摘要：

全加器是算术运算的基本单元,提高一位全加器的性能是提高运算器性能的重要途径之一.首先提出多数决定逻辑非门的概念和电路设计,然后提出一种基于多数决定逻辑非门的全加器电路设计.该全加器仅由输入电容和CMOS反向器组成,较少的管子、工作于极低电源电压、短路电流的消除是该全加器的三个主要特征.对这种新的全加器,用PSpice进行了晶体管级模拟.结果显示,这种新的全加器能正确完成加法器的逻辑功能.

关键词：全加器、多数决定逻辑非门、CMOS反向器、低功耗

所属期刊栏目：33

分类号：TN401-33(微电子学、集成电路（IC）)

在线出版日期：2010-10-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：72-73,76