基于DSP Builder的带宽自适应全数字锁相环的设计与实现

摘要：

提出一种设计全数字锁相环的新方法,采用基于PI控制算法的环路滤波器,在分析模拟锁相环系统的数学模型的基础上,建立了带宽自适应全数字锁相环的数学模型.使用DSP Builder在Matlab/Simulink环境下搭建系统模型,并采用FPGA实现了硬件电路.软件仿真和硬件测试的结果证明了该设计的正确性和易实现性.该锁相环具有锁频速度快、频率跟踪范围宽的特点.同时,系统设计表明基于DSP Builder的设计方法可缩短设计周期,提高设计的灵活性.

关键词：DSP Builder、带宽自适应、PI控制、全数字锁相环

所属期刊栏目：33

分类号：TN402-34(微电子学、集成电路（IC）)

资助基金：湖南省科技厅资助项目05GK3049

在线出版日期：2010-10-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：1-4