基于FPGA的高斯白噪声发生器设计

摘要：

高斯白噪声发生器用于雷达系统和通信信道的测试,采用现场可编程门阵列(FPGA)实现噪声发生器的设计,在Altera公司的QuartusⅡ软件环境下,进行模块化设计方案,将FPGA实现的功能分为m序列产生模块、FIR数字滤波器模块、DDS模块和合成模块四个主要功能性模块,详细分析了m序列发生算法、FIR滤波算法和DDS算法.应用VHDL语言实现模块功能性设计.该系统采用CycloneⅡ芯片EP2C8N,输出噪声带宽可调,计算量小,可重复性好.

关键词：高斯白噪声、m序列、FPGA、VHDL

所属期刊栏目：32

分类号：TP274(自动化技术及设备)

资助基金：国家自然科学基金资助项目60872081;北京市自然科学基金4092034;北京交通大学人才基金W07J0250

在线出版日期：2010-03-02（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：197-200