基于DSP Builder的16阶FIR滤波器实现

摘要：

现场可编程门阵列(FPGA)器件广泛用于数字信号处理领域,而使用VHDL或VeriiogHDL语言进行设计的难度较大.提出一种采用DSP Builder实现FIR滤波器的设计方案,按照Matlab/Simulink/DSP Builder/Modelsim/Quartus Ⅱ的设计流程,设计一个16阶的FIR低通滤波器,并完成了软硬件的仿真与验证.结果表明,该方法简单易行,可满足设计要求,它验证了采用DSP Builder实现滤波器设计的独特优势.

关键词：FIR滤波器、Simulink、DSP Builder、Quartus Ⅱ

所属期刊栏目：32

分类号：TN713(基本电子电路)

在线出版日期：2009-12-01（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：193-195