基于ASIC设计的手工综合研究

摘要：

针对IC前端设计中的关键技术,即将寄存器传输级(RTL)描述的手工综合成门级网表,通过人工参与的方式,运用数字电路设计知识将行为级代码用一些最基本的逻辑门(比如与非门、非门、或非门等)按照对应的综合电路模型得出其相应的门级电路.在ASIC设计过程中运用这种方法,不仅优化电路的结构,且能保证逻辑功能的正确性,同时可降低传输过程中的延迟,提高芯片设计的可靠性.因此,研究ASCI设计中的手工综合具有重要的实用价值.

关键词：专用集成电路、寄存器传输级、门级网表、可靠性、手工综合

所属期刊栏目：32

分类号：TN402.22(微电子学、集成电路（IC）)

资助基金：国家自然科学基金项目60432040;广西师范大学青年基金资助项目师政科技2008-9号;广西教育厅2009立项项目200912

在线出版日期：2009-12-01（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：4-6,10