FPGA动态局部可重构中基于TBUF总线宏设计

摘要：

FPGA动态局部可重构技术通常将系统划分为固定模块和可重构模块,可重构模块与其他模块之间的通信都是通过使用特殊的总线宏实现的.总线宏的正确设计是实现FPGA动态局部可重构技术的关键.在研究了FPGA动态局部可重构技术中基于三态缓冲器(Tri-state Buffer,TBUF)总线宏结构的基础上,采用Xilinx ISE FPGA Editor可视化的方法实现总线宏的设计,并借助可重构硬件平台--XCV800验证板,通过设计动态可重构实验,论证总线宏设计的正确性.

关键词：FPGA动态局部可重构、总线宏、三态缓冲器、FPGA编辑器

所属期刊栏目：32

分类号：TP368.1(计算技术、计算机技术)

资助基金：星载高可靠可重构计算机体系结构技术9140A16010407HT6902

在线出版日期：2009-07-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：22-24