扩展汉明码的编解码器设计及其FPGA实现

摘要：

采用扩展汉明码,实现了对汉明码纠、检错功能的扩展,使其功能扩展至一位纠错、两位检错.并且利用Verilog硬件语言对该编,解码方法进行了程序设计及仿真,最后下栽至FPGA实现.结果证明,这种扩展汉明码的编、解码方法在不显著增加硬件资源的基础上,提高了传输数据的可靠性,具有非常现实的意义.

关键词：硬件语言、差错控制编码、扩展汉明码、FPGA

所属期刊栏目：31

分类号：TN911.7

资助基金：忻州师范学院科研基金

在线出版日期：2008-12-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：187-188,191