A率μ率转换器的ASIC设计

摘要：

根据程控交换原理和A率、μ率压扩编码原理,提出一种具有A率μ率转换器的ASIC实现方案.详细给出了A率μ率转换器的电路结构,以及用查表法实现A率μ率转换器的具体方法.该电路结构简单,易于设计,适合用可编程器件(FPGA)实现.用Verilog HDL语言完成了电路设计,逻辑验证,用Xilinx的FPGA XC4006EPC84-4实现电路,经实验测试,设计结果符合系统要求.

关键词：数字中继器、Verilog HDL、A率、μ率、专用集成电路

所属期刊栏目：31

分类号：TN916

在线出版日期：2008-07-17（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：162-164