除法器设计与面积优化

摘要：

除法器虽然应用频率不高,但占用面积较大,在很大程度上决定了系统的性能和时钟频率.因此对除法器的结构进行研究与分析,具有很高的实用价值.介绍了基-2SRT除法器的设计与结构优化,在不增加延时的前提下尽可能地减少面积.

关键词：除法器、SRT、面积、优化、数字 IC 设计

所属期刊栏目：30

分类号：TN710(基本电子电路)

在线出版日期：2008-03-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：171-173