EPP增强型并行端口IP核的VLSI设计

摘要：

提出一种EPP增强型并行端口IP核的VISL设计思想及实现方案.介绍了EPP并口以及IP核的知识,给出该IP核的硬件实现结构.提出的设计方法具有可扩展性好,实现灵活的特点.该IP核很容易通过编程的方式实现与多种外部设备通信,并不依赖于主机的模式限制,可广泛用于多种FPGA开发系统中.

关键词：EPP并口、IP核、VLSI、FPGA

所属期刊栏目：30

分类号：TN409(微电子学、集成电路（IC）)

在线出版日期：2007-11-12（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：47-49