基于FPGA的串行接口时钟电路的设计

摘要：

串行接口时钟芯片在电子系统中有着广泛的应用;介绍一种基于FPGA的多功能实时时钟芯片的设计方法,该芯片通过串行接口与外围通信;内置时钟提供了年、月、日、周、时、分、秒等信息,采用格雷码分频能减少系统功耗,内置RAM可以存储临时信息;仿真结果达到提出的要求,可以采用CSMC的0.6μm工艺进行流片.

关键词：FPGA、串行接口、VHDL、格雷码

所属期刊栏目：30

分类号：TP368.1(计算技术、计算机技术)

在线出版日期：2007-11-12（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：42-44