存储阵列中的串扰分析及脉冲产生电路设计

摘要：

在SRAM存储阵列的设计中,经常会遇到相邻信号线与电路节点间耦合引起的串扰问题.针对这个问题给出位线"间隔译码"的组织结构,有效地降低了存储器读写时寄生RC所带来的串扰.同时,针对该"间隔译码"的存储阵列结构,设计了脉冲产生电路,该电路只需要利用行地址的变化来生成充电脉冲,不仅简化了电路的规模,而且减小了读写操作时存储阵列中单元之间的串扰,提高了可靠性.

关键词：耦合、间隔译码、串扰、SRAM

所属期刊栏目：30

分类号：TN710(基本电子电路)

在线出版日期：2007-07-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：172-174