PDH通信二次群复接器在CPLD中的实现

摘要：

简要介绍了准同步二次群复接的基本原理,分析了正码速调整的基本原理及所涉及的一般问题,在此基础上,用VHDL语言对准同步复接电路进行全数字化描述,并在Max+Plus Ⅱ环境中进行编译和仿真,得到了理想的结果,实现了基群速率2 048 kb/s的数字信号准同步通信二次群的复接器,其主要功能是在复接端将4个支路的2 048 kb/s数据通过正码速调整技术,合路成1路8 448 kb/s的高速数据流,由仿真结果可以看出系统的设计与理论值相符.

关键词：准同步、复接、复杂可编程逻辑器件、二次群

所属期刊栏目：30

分类号：TN914.33

在线出版日期：2007-03-14（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：81-83,86