QDR SRAM控制器的设计与FPGA实现

摘要：

介绍一种新型静态存储器--QDR(Quad Data Rate) SRAM的存储器结构、与系统的接口连接、主要的操作时序.参考实际QDR存储器内部组成,利用FPGA实现存储器控制器的设计实现.旨在通过FPGA的快速、灵活、容易修改的特点,设计并实现在高速数据通信系统中,QDR静态存储器用于处理器和接口连接的外设之间的数据交换.着重分析QDR控制器的读/写操作状态机.

关键词：QDR SRAM、存储、FPGA、状态机

所属期刊栏目：30

分类号：TP332.3(计算技术、计算机技术)

在线出版日期：2007-03-06（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：11-12,16