10Gb/s0.18μm CMOS工艺复接器设计

摘要：

介绍一种超高速4∶1复接器集成电路.电路采用0.18 μm CMOS工艺实现,供电电源1.8 V.电路采用源极耦合场效应管逻辑(SCFL),与静态CMOS逻辑相比具有更高的速度.为了避免高速时序电路中常见的时钟偏差,在时钟树中放置了缓冲器.在设计中采用有源电感的并联峰化技术有效地提高了电路的工作速度.仿真结果表明电路工作速度可达10 Gb/s,复接器芯片面积约为970×880 μm2.

关键词：复接器、D锁存器、CMOS工艺、时钟偏差

所属期刊栏目：29

分类号：TN405(微电子学、集成电路（IC）)

资助基金：南京理工大学校科研和教改项目

在线出版日期：2007-01-10（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：16-18