基于Cyclone FPGA实现的4×2.048 Mb/s HDB3编解码系统

摘要：

首先介绍了HDB3编解码的原理和方法,提出了一种基于FPGA实现的4路E1信号HDB3高速编解码的方法,同时给出了编解码单元硬件加速的实现原理,具有电路简单、可靠、性价比高等优点,可完成NRZ码到HDB3码和HDB3码到NRZ码的转换,满足宽带数据传输的要求.基于Altera Cyclone可编程逻辑器件,采用VHDL语言完成了4×2.048 Mb/s HDB3编解码单元,硬件仿真结果表明,设计能够满足G.703规范对HDB3编解码的要求.

关键词：HDB3编解码、NRZ码、FPGA实现、硬件加速

所属期刊栏目：29

分类号：TN91

资助基金：北京交通大学校科研和教改项目

在线出版日期：2006-11-26（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：30-31,34