一个用于14位采样保持电路的全差分增益增强放大器的分析和设计

摘要：

介绍了一种全差分增益增强CMOS运算放大器的设计和实现.该放大器用于14位20 MHz采样频率的流水线模/数转换器(A/D)的采样保持电路.为了实现大的输入共模范围,采用折叠式共源共栅放大器.主放大器采用开关电容共模反馈电路在获得大输出摆幅的同时降低了功耗.辅助放大器则采用简单的连续时间共模反馈电路.该放大器采用UMC Logic 0.25 μm工艺,电源电压为2.5 V.Hspice仿真结果显示,在负载为15 pF的情况下,其增益为104 dB,单位增益带宽为166 MHz.

关键词：CMOS、增益增强、开关电容共模反馈、模/数转换电路

所属期刊栏目：29

分类号：TN721.1(基本电子电路)

资助基金：粤港关键领域重点突破项目2005A10208004

在线出版日期：2006-09-11（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：1-3,6