用FPGA实现交织编码器的设计

摘要：

针对数字通信系统数据传输时接收端经常产生差错的情况,对来自信道的数据通过交织矩阵的变换,改变数据的排列顺序的交织编码方法进行探讨.在Max+PlusⅡ软件平台下,运用FPGA器件中的嵌入式双端口存储器资源和宏模块,并用VHDL语言进行程序设计,实现交织编码器.采用交织编码器可以降低误码率,提高通信质量.

关键词：交织码、嵌入式阵列块、可编程逻辑阵列、Max+Plus Ⅱ

所属期刊栏目：28

分类号：TN911.21

在线出版日期：2005-11-03（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：94-95,98