CPLD实现DDS信号源的设计

摘要：

利用CPLD在高速数据处理方面的特点设计出以VHDL硬件描述语言为设计输入,以ALTERA公司的EPM7256芯片为设计载体,基于DDS技术的任意波形信号发生器.该信号发生器能同时输出两路信号,输出信号的频率和两路输出信号之间的相位差可以步进调整.通过Max+Plus Ⅱ开发软件的时序分析表明,该设计具有高精度的频率和相位调节能力,相位调整的分辨率为12位,频率调整的分辨率为32位.实测结果表明,所讨论的方法和研制的系统是可行的、有效的.

关键词：复杂可编程逻辑、直接数字频率合成、信号产生器、频率、相位

所属期刊栏目：28

分类号：TN911.2

在线出版日期：2005-11-03（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：73-76