基于FPGA的高速高斯随机数发生器

摘要：

设计了一个基于FPGA的高速、高性能的高斯随机数发生器.首先简要介绍了以前的一些算法并指出其不足之处.然后阐明了本文的算法:对均匀随机数进行高效的变换以生成非常接近高斯分布的随机数,再依据中心极限定理把两个上述随机数相加得到高斯随机数.算法所需的运算只有RAM的读操作与乘法、加法运算.分析了算法的性能并与其他算法做了对比,证明了本文算法的高效性.最后给出了FPGA实现的系统结构,并分析了所需的硬件资源.

关键词：正态分布、随机数发生器、FPGA、RAM

所属期刊栏目：28

分类号：TN782(基本电子电路)

在线出版日期：2005-06-02（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：88-90