基于Verilog的门级功耗建模及实际应用

摘要：

对数字电路中的功耗产生机理进行了分析,根据此原理,利用Verilog硬件描述语言编写了一个门级功耗模型,并将他应用到3种不同结构的加法器中,分别测量其功耗,分析了功耗大小不同的原因.理论分析的结果与实际测量的结果是一致的,说明了该功耗模型的正确性.

关键词：功耗建模、加法器、Verilog硬件描述语言、CMOS

所属期刊栏目：27

分类号：TP312(计算技术、计算机技术)

在线出版日期：2004-12-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：65-66,70