卷积码Viterbi译码算法的FPGA实现

摘要：

探讨了卷积码Viterbi译码的FPGA实现问题.在 Viterbi译码算法中,提出了减少路径量度的位数和流水线回索法的幸存路径等方法,能有效地减少存储量、降低功耗、提高速度,使得K=7的Viterbi 译码算法可在以单片FPGA为主的器件上实现.

关键词：差错控制、Viterbi译码、FPGA实现、卷积码

所属期刊栏目：27

分类号：TP312(计算技术、计算机技术)

在线出版日期：2004-03-05（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：41-43