Viterbi译码器的FPGA设计实现与优化

摘要：

在分析Viterbi译码算法基础上,采用一种新的流水结构设计Viterbi译码器的ACS模块.合理安排幸存路径的读写,采用单指针回溯算法译码输出,最终在Xilinx ISE上完成了约束长度为9的Viterbi译码器的FPGA设计.仿真实验结果表明,设计的译码器在资源消耗上有较大优势.

关键词：Viterbi译码器、FPGA、ACS模块

所属期刊栏目：19

分类号：TN914

在线出版日期：2005-05-19（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：75-78