一种新型的全局互连结构及其加工方法
随着特征尺寸的缩小,互连成为制约集成电路性能提高和成本下降的主要因素.为了降低互连延迟,提出了一种全新的全局互连结构,即利用掩膜电镀和CMP技术形成三维的铜互连结构,再利用牺牲层技术将三维结构镂空,得到悬空的全局互连结构.该结构可大大地降低全局互连对延迟的影响.
全局互连、牺牲层、镂空结构、CMP
TN405(微电子学、集成电路(IC))
2008-06-02(万方平台首次上网日期,不代表论文的发表时间)
共3页
45-47
全局互连、牺牲层、镂空结构、CMP
TN405(微电子学、集成电路(IC))
2008-06-02(万方平台首次上网日期,不代表论文的发表时间)
共3页
45-47
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话:4000115888 举报邮箱:problem@wanfangdata.com.cn