用于EEG信号传感的低功耗LC-ADC设计

摘要：

与穿戴式设备相比,植入式脑机接口芯片具有检测精度高、抗干扰等优点,但实际患者使用时的终生长待机问题仍是系统设计的难点.本文提出一种用于植入式脑电信号传感的超低功耗水平交叉式模拟数字转换器电路,结构中采用 MOS 管伪电容以减少版图面积并简化 1-bit 电容型数字模拟转换器的模块结构;设计三输入静态比较器减少传统 LC-ADC 双比较器结构的冗余功耗;在逻辑控制模块加入双边延迟电路,使伪电容有效达到高低阈值电压,通过提高其充放电精度提升整体ADC 系统的转换精度.采用SMIC 0.18 μm 标准CMOS工艺完成电路设计,Cadence仿真实验结果表明,在电源电压为 0.9 V,输入为 10 Hz正弦波的条件下,LC-ADC 的平均功耗为 662 nW,有效转换位数(ENOB)为 5.49 bit,信噪比为(SNR)为34.83 dB,杂散动态范围(SFDR)为 43.94 dBc.

关键词：脑机接口、LC-ADC、三输入静态比较器、伪电容

所属期刊栏目：4

分类号：TP391.4(计算技术、计算机技术)

资助基金：国家自然科学基金61704049

在线出版日期：2023-08-02（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：66-71