面向忆阻器存算一体架构的仿真器设计:综述与展望

摘要：

大数据时代,存储器与处理器之间的数据搬运成为限制传统冯·诺依曼架构处理性能及能效提升的主要瓶颈.基于新兴忆阻器的存算一体架构可以在存储阵列中原位完成矩阵向量乘运算,避免了矩阵数据的搬运,从而可以显著提高神经网络等算法的性能与计算能效.由于神经网络算法模型复杂、存算一体架构规模庞大,使用传统SPICE仿真工具对存算一体架构进行电路级仿真耗时长,严重影响存算一体芯片的设计开发效率.为提高仿真效率并缩短芯片开发周期,研究人员提出了多款面向存算一体架构的专用仿真器.本文将对目前主流的存算一体仿真器进行介绍与归纳总结,并对存算一体仿真器的未来发展提出展望.

关键词：忆阻器、存算一体、仿真器、神经网络

所属期刊栏目：3

分类号：TM712(输配电工程、电力网及电力系统)

资助基金：自然科学基金;国家重点研发计划

在线出版日期：2022-07-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共8页

页码：42-49