3 nm以下节点堆叠环栅器件关键技术的考虑

摘要：

进入3 nm以下技术节点后,堆叠纳米片环栅晶体管(stacked-nanosheets GAA transistors)因为拥有更为出色的沟道控制能力和输出更大的驱动电流,将替代鳍型晶体管(FinFET)成为全新一代的CMOS技术架构;但同时在沟道形成、内侧墙、寄生沟道、源漏寄生电阻/电容、以及沟道应力设计等关键技术领域面临挑战.本文就上述关键技术进行了较为全面的阐述,并结合这些技术的开发阐述了设计-工艺协同优化(DTCO)在先进CMOS工艺开发中的重要作用.

关键词：堆叠纳米片、环栅、寄生沟道、寄生电阻/电容、沟道应力、设计-工艺协同优化

所属期刊栏目：3

分类号：TN32(半导体技术)

在线出版日期：2022-07-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：27-31