180 nm嵌入式闪存工艺中高压NMOS器件工艺加固技术
抗辐射嵌入式闪存工艺在航空航天领域应用广泛,其中高压NMOS器件对总剂量辐射效应最敏感,对该器件进行加固是提高芯片抗辐射能力的关键之一.本文采用浅槽隔离(STI)场区离子注入工艺对180 nm嵌入式闪存工艺中的高压NMOS器件进行加固,实验结果表明该加固器件存在两个主要问题:1)浅槽刻蚀后进行离子注入,后续热工艺较多,存在显著的杂质再分布效应,导致STI侧壁离子浓度降低,经过1×105 rad(1 rad=10–2 Gy)(Si)辐照后,器件因漏电流增大而无法关断;2)加固离子注入降低了漏区PN结击穿电压,不能满足实际应用需求.为解决上述问题,本文提出了一种新型部分沟道离子注入加固方案.该方案调整加固离子注入工艺至热预算较多的栅氧工艺之后,减弱了离子再分布效应.另外,仅在STI边缘的沟道中部进行离子注入,不影响漏击穿电压.采用本方案对高压NMOS器件进行总剂量工艺加固,不改变器件的条形栅设计,对器件电学参数影响较小,与通用工艺兼容性好.测试结果表明,器件经过1.5×105 rad(Si)总剂量辐照后,关态漏电流保持在10–12 A左右,这比传统的STI场区离子注入加固方案降低了5个数量级.
总剂量辐射效应、工艺加固、高压器件、嵌入式闪存
71
TN305.3;U445.72;TU375.1
2022-12-30(万方平台首次上网日期,不代表论文的发表时间)
共8页
335-342