一种基于FPGA的曼彻斯特编译码电路设计

摘要：

运用VHDL硬件描述语言以及Max-plus软件平台,采用超前滞后型全数字锁相环提取位同步时钟的方法,设计了一种基于全数字锁相环的曼彻斯特编译码电路,给出了详细的设计过程和波形仿真,并在GW48-CK实验平台上进行了下载验证.

关键词：FPGA、VHDL、mBnB码、全数字锁相环

所属期刊栏目：30

分类号：TN929.11

资助基金：三峡大学博士科技启动基金0620070111

在线出版日期：2009-03-25（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：85-87