高速ECL数字电路中的端接技术

摘要：

高速数字电路中,各级电路在端接很容易出现信号完整性问题.串行端接是一种在源端进行阻抗匹配的端接技术,使得接收器可以收到完整的信号电压.戴维南并行端接可以有效地抑制过冲和欠冲,使得信号的摆幅缩小,增强了系统的噪声容限.采用上述的端接技术可在高速数字电路中实现信号的完整性传输.

关键词：ECL、信号完整性、匹配、端接

所属期刊栏目：27

分类号：TM131.5(电工基础理论)

资助基金：湖北省自然科学基金2004ABA045;湖北省科技攻关项目2002AA101A04

在线出版日期：2005-08-25（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：257-259,273