采用相邻采样求和的突发模式相位插值型CDR

摘要：

提出了一种具有良好抑制输入数据抖动性能的突发模式相位插值型时钟数据恢复电路.在传统相位插值型电路结构的基础上,在采样保持电路与相位插值电路之间加入一级求和电路,理论分析和仿真结果表明,恢复时钟相位变化受输入数据抖动的影响明显减小.电路基于1.1VSMIC 40 nm 1P8M CMOS工艺搭建,其数据率为6.25 Gb/s,消耗功耗为6.7 mW,版图面积为0.35 mm2.

关键词：时钟数据恢复电路、突发模式、相位插值型、CMOS

所属期刊栏目：46

分类号：TN432(微电子学、集成电路（IC）)

资助基金：中科院A类战略性先导科技专项资助项目面向感知中国的新一代信息技术研究XDA06010402

在线出版日期：2016-06-02（万方平台首次上网日期，不代表论文的发表时间）

页码：247-250