一种带二进制校正的10位100MS/s SAR ADC

摘要：

基于SMIC 65 nm CMOS工艺,设计了一种带二进制校正的10位100 MS/s逐次逼近型模数转换器(SAR ADC),主要由自举开关、低噪声动态比较器、电容型数模转换器(C-DAC)、异步SAR逻辑以及数字纠错电路组成.电容型数模转换器采用带2位补偿电容的拆分单调电容转换方案,通过增加2位补偿电容,克服了电容型数模转换器在短时间内建立不稳定和动态比较器失调电压大的问题,使SAR ADC的性能更加稳定.数字纠错电路将每次转换输出的12位冗余码转换成10位的二进制码.使用Spectre进行前仿真验证,使用Virtuoso进行版图设计,后仿真结果表明,当电源电压为1.2V、采样率为100 MS/s、输入信号为49.903 MHz时,该ADC的SNDR达到58.1 dB,而功耗仅为1.3mW.

关键词：二进制校正、逐次逼近型模数转换器、数字纠错电路、动态比较器、异步SAR逻辑

所属期刊栏目：46

分类号：TN432;TN179+2(微电子学、集成电路（IC）)

资助基金：中国电子科技集团公司青年创新基金资助项目JJ_QN_2013_30

在线出版日期：2016-06-02（万方平台首次上网日期，不代表论文的发表时间）

页码：145-149