12位电阻型DAC与失调自校正缓冲器的设计

摘要：

设计了一种基于TSMC 0.18 μm 5 V/1.8 V CMOS工艺的12位电阻型DAC和缓冲器.该DAC采用两级电阻分压计结构,并提出了一种降低级间负载效应的方法.缓冲器运用自归零校正技术来校正失调,实现了轨到轨的输入和输出.在驱动3 kQ电阻和15 nF电容负载时,测得芯片最大失调电压为600 μV.在100 Hz数据刷新率下,信噪比(SNR)为68.6 dB,无杂散动态范围(SFDR)为66.4 dB.

关键词：数模转换器、自归零校正、缓冲器、电容负载

所属期刊栏目：45

分类号：TN432(微电子学、集成电路（IC）)

资助基金：国家自然基金重点项目61434003

在线出版日期：2015-10-28（万方平台首次上网日期，不代表论文的发表时间）

页码：560-563