Flip-around结构高速采样保持电路的设计

摘要：

分析了Flip-around结构采样保持电路产生失真的原因.采用增加哑开关管的自举开关,消除与输入有关的电荷注入和时钟馈通;采用增益增强技术,提高运算放大器的直流增益,并通过调整辅助运放的负载电容大小,实现主运放建立时间特性的优化.设计了一个Flip-around结构的高速采样保持电路;对电路各模块进行了功能仿真,给出了整个采样保持电路的仿真结果.

关键词：采样保持电路、增益增强、自举开关、时钟馈通

所属期刊栏目：36

分类号：TN402(微电子学、集成电路（IC）)

在线出版日期：2006-05-23（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：225-228