新型高速低功耗CMOS预放大锁存比较器

摘要：

基于预放大锁存快速比较理论,提出了一种新型高速低功耗CMOS比较器的电路拓扑.采用典型的0.35 μm/3.3 V硅CMOS工艺模型,用Cadence软件进行模拟仿真,比较器延迟时间为231 ps,比优化前降低了235 ps;其回馈噪声对输入信号和电阻串参考电压产生的毛刺峰值分别为6.35 mV和1.57 mV;电路功耗118.6μW.运用该结构的比较器具有快速过驱动恢复能力,大幅度提高了比较器的速度;能有效抑制其回馈噪声,功耗低,可用于高速低功耗A/D转换器模块的设计.

关键词：预放大锁存比较器、低功耗、延迟时间、回馈噪声

所属期刊栏目：36

分类号：TN432.1(微电子学、集成电路（IC）)

资助基金：中国科学院资助项目60072004;国家重点实验室基金51439010303DZ0221

在线出版日期：2006-05-23（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：213-216