使用SOI基板的高速逻辑电路技术
富士通研究所、美国富士通研究所、富士通公司共同开发出了采用SOI基板的低功耗高速逻辑电路技术.该技术将用于作为CPU等重要部分的32位加法器中,与原来的CLA加法器相比较,功耗约减少一半,因此已确认达到了与原来产品同样的工作速度. 该新技术是通过低振幅驱动电路技术和电荷再利用技术相组合而实现的,谋求能够降低功耗.由于没有必要降低进行逻辑运算的晶体管的输入电压,因此,在不牺牲晶体管驱动能力的情况下,达到与原来一样的电路工作速度是完全可能的.另外,由将采用静态电路技术,与动态电路技术相比,抗噪声能力强,设计也较为简单. 另一方面,对于电荷再利用技术说来,一旦晶体管驱动中使用的电荷得以保持,在下一步工作之前,晶体管的源、漏电流大体恢复到一定的电位,可进行均衡工作,这就是功耗再利用技术.因此,功耗可降低24%.(胜杰)
基板、逻辑运算、电路技术、再利用技术、晶体管、低功耗、富士通、工作速度、驱动能力、加法器、电荷、输入电压、新技术、漏电流、抗噪声、组合、振幅、牺牲、设计、美国
29
TN9;TN4
2004-01-08（万方平台首次上网日期，不代表论文的发表时间）
60
