0.18μm SOI工艺技术
最近,三菱电机公司开发出了一种具有高可靠性的0.18μm SOI工艺技术.通过这种技术,由CMOS器件实现2.5Gb/s的超高速通信用IC.而且,业已证实采用大容量SRAMTEG(Test Element Group:特性评价器件)有可能实现大规模高速LSI. 1 局部沟槽隔离技术 (a)0.18μm SOI技术的开发情况所谓的SOI技术,就是在Si基板的绝缘膜(埋入氧化膜)上形成单晶硅层(SOI层)结构.与普通的Si基板器件在基板上直接形成晶体管的情况相反,SOI器件则是在薄的SOI层上形成晶体管,由于可以缩小源/漏的寄生电容,因此它是具有如下特点,能够高速工作和低功耗工作,并且具有较高的抗软误差优点.为此,人们期望能够有效运用其高速度、适应环境性和低功耗特性等而能在多种领域中较广泛应用.具体说来,期望它能用于高速服务程序用的LSI、携带信息终端用的LSI等方面. 在现有的SOI器件中,由于埋入氧化膜上的SOI层完全形成像个岛状,因此晶体管的体电位呈浮动状态而造成基板也呈浮动状态,从而使器件的工作不稳定,这是一大问题.然而,该公司这次采用了如下办法,在浅沟槽形成时,在隔离氧化膜下使它残留有薄的SOI层.这就是新开发的局部沟槽隔离技术,从而成功地完全而连续地形成了SOI层.这样作,可以固定体电位,从而可实现器件工作的稳定性.在该局部沟槽隔离技术中,体电位的固定由于不需要特别的图形,因此可容易地利用通常的Si基板器件的设计资产,实现高效率设计. 在埋入氧化膜上所形成的150nm极薄薄膜SOI层上虽然形成了CMOS晶体管,然而,当源/漏形成直达氧化膜的同时,为了固定体电位,隔离氧化膜下的SOI层的电阻值可设定低一些,使晶体管结构达到最佳化.通过这些办法实现了较低的寄生电容性和较低的基板偏压效应,与通常的Si基板偏压相比,高速工作的速度提高了20%.在结电容负载倒向器和NMOSFET推挽电路中,其速度优势可达到30%左右. (b)用CMOS器件实现2.5Gb/s超高速通信用IC 在光通信网络中的超高速数据、低速数据变换接口部分的IC多工器(MUX)和(DEMUX)中应用了SOI技术.以往,超高速通信用IC是由高速性优秀的化合物半导体和双极器件来实现的,但是,这次则是采用SOI技术,由CMOS器件实现的,因此大幅度地降低功耗.SOI-MUX,以光通信网络规格的2.5Gb/s的超高速传送速度进行工作,当电源电压为1.8V、功率为260mW时,与原来的器件相比,功耗降到一半以下. (c)大规模高速LSI实现水平验证及该技术在系统级芯片中应用趋势单元面积通过4μm2的大容量SRAMTEG,确认了完全工作和高可靠性.由于与通常的Si基板器件具有同样的成品率,确认0.18μmSOI工艺技术达到了能够实现大规模高速LSI的水平. 至今为止,由于能够把用化合物半导体等实现的超高速IC部分用CMOS器件来实现,今后该0.18μmSOI器件技术目标则在混装了各种电路的系统级芯片方面展开应用.(胜杰)
器件、隔离技术、氧化膜、超高速、基板、晶体管、化合物半导体、系统级芯片、光通信网络、通信用、低功耗、应用、寄生电容、沟槽、工艺技术、高可靠性、电位、埋入、开发、局部
29
TP3;TN9
2004-01-08（万方平台首次上网日期，不代表论文的发表时间）
17
