符合DTMB标准的非规则码LDPC解码器VLSI设计

摘要：

在完全符合数字电视地面传输中国国家标准(DTMB)的芯片系统中,实现了一个码长为7 493bit,同时支持3种码率(0.4, 0.6, 0.8)的非规则LDPC码解码器.在该设计中,使用了一种新的存储器调用的控制策略,在只比单码率最多增加不到5%的存储器的情况下,实现了3种码率存储器的复用.在最大迭代次数为15次的情况下,可以达到150Mbit/s的高吞吐率,而在DTMB中所需的50Mbit/s数据率要求下,迭代次数可高达45次.还给出了FPGA的综合报告和基于SMIC 0.13μm CMOS工艺下的解码器版图.

关键词：数字电视、VLSI、LDPC、非规则码

所属期刊栏目：28

分类号：TN911

资助基金：上海市经委资助项目

在线出版日期：2007-10-22（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：61-66