基于CPLD的简易逻辑分析仪设计

摘要：

以CPLD可编程逻辑器件为控制核心,以VHDL语言为设计工具,利用CPLD逻辑性强的优势,综合CPLD、常规数字和模拟电路技术完成简易逻辑分析仪设计.采用两块D/A芯片作为系统输出,同时提供示波器X、y轴信号,在模拟示波器上实现同时显示8路信号的功能.该逻辑分析仪可以实现始端触发和终端触发,可根据触发方式分别显示触发前、后所保存的逻辑状态,并显示触发点位置和时间标志线移位.

关键词：逻辑分析仪、CPLD、示波器

所属期刊栏目：15

分类号：TP216;TM935.3(自动化技术及设备)

在线出版日期：2005-07-21（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：20-22