基于粗粒度可重构处理器的浮点乘加算法

摘要：

在粗粒度可重构处理器中,往往采用以定点代替浮点或嵌入专用的浮点计算单元的方式来处理应用中的浮点运算,从而导致在面对大动态范围运算时精度不够,造成系统面积与功耗的增加.本文提出了一种在通用粗粒度可重构处理器上用定点运算单元实现浮点乘加运算的方法,采用8个可重构处理单元实现1次乘或加的浮点运算,该方法不仅兼容了IEEE-754的单精度浮点标准而且没有增加任何浮点运算硬件.在模拟器上对系统性能进行测试,使用本文的方法,在通用粗粒度可重构处理器上实现浮点乘法运算性能提升2.09倍,浮点加法运算性能提升1.68倍.

关键词：可重构处理器、粗粒度、浮点运算

所属期刊栏目：50

分类号：TN492(微电子学、集成电路（IC）)

资助基金：国家高技术研究发展计划863计划资助项目2012AA012705;国家自然科学基金资助项目61404090,61306070;天津市科技支撑计划资助项目14ZCZDGX00034. Supported by the National High Technology Research and Development Program of China2012AA012705;the National Natural Sci-ence Foundation of China61404090,61306070;the Science and Technology Support Program of Tianjin,China,14ZCZDGX00034

在线出版日期：2017-05-17（万方平台首次上网日期，不代表论文的发表时间）

页数：共9页

页码：437-445