基于 FPGA 的铁路异物检测算法的硬件实现

摘要：

针对现有铁路异物检测算法无法实时检测的问题，提出了一种基于 FPGA 的铁路异检测算法的硬件实现。该算法实现了图像的采集、运动目标检测、单次扫描连通域标记和异物特征提取，设计二维数组的存储结构用于记录标号、等价关系和特征参数，在单次扫描期间完成异物多个特征参数的存储，扫描结束后完成参数的整理和提取。最后，在搭建的铁路异物检测硬件平台上实现了该算法，并在此基础上进行了验证试验和现场试验。试验结果表明，该算法能够有效提取检测异物特征，参数提取正确，速度满足实时检测的要求，可在铁路现场完成异物的实时检测，多参数的提取可用于异物的分类和跟踪。

关键词：异物检测、FPGA、单次扫描连通域标记、特征提取

所属期刊栏目：38

分类号：U215.8;TP216(铁路线路工程)

资助基金：中央高校基本科研业务费2015JBM080;国家自然科学基金61134003

在线出版日期：2016-04-22（万方平台首次上网日期，不代表论文的发表时间）

页数：共8页

页码：84-91